Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/005122

International filing date: 22 March 2005 (22.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-087012

Filing date: 24 March 2004 (24.03.2004)

Date of receipt at the International Bureau: 28 April 2005 (28.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application: 2004年 3月24日

出 願 番 号

 Application Number:
 特願2004-087012

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is JP2004-087012

出 願 人

ローム株式会社

Applicant(s):

2005年 4月13日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願 【整理番号】 PR03-00101 【提出日】 平成16年 3月24日 【あて先】 特許庁長官 今 井 康夫 殿 【国際特許分類】 H05B 33/26【発明者】 【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内 【氏名】 前出 淳 【発明者】 【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内 【氏名】 矢熊 宏司 【発明者】 【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内 【氏名】 阿部 真一 【発明者】 京都市右京区西院溝崎町21番地 ローム株式会社内 【住所又は居所】 【氏名】 藤川 昭夫 【特許出願人】 【識別番号】 0 0 0 1 1 6 0 2 4 ローム株式会社 【氏名又は名称】 佐藤 研一郎 【代表者】 【代理人】 【識別番号】 100079555 【弁理士】 【氏名又は名称】 梶山 佶是 【電話番号】 03 - 5330 - 4649【選任した代理人】 【識別番号】 100079957 【弁理士】 【氏名又は名称】 山本 富士男 【電話番号】 03 - 5330 - 4649【手数料の表示】 【予納台帳番号】 061207 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 【物件名】 明細書 【物件名】 図面 1 【物件名】 要約書

【包括委任状番号】 9711313

【書類名】特許請求の範囲

【請求項1】

デジタル値の表示データをD/A変換して有機EL素子を電流駆動するための駆動電流あるいはその基礎となる電流を生成し、水平1ラインの走査期間に相当する表示期間と前記水平1ラインの帰線期間に相当するリセット期間とを切り分けるための第1のタイミングコントロール信号に応じて前記表示期間に有機ELバネルの端子ピンを介して前記有機EL素子に前記駆動電流を送出し、前記リセット期間に前記有機EL素子の端子電圧のリセットをする有機EL駆動回路において、

スイッチ回路と、補正データ生成回路と、リセットパルス発生回路とを備え、

前記スイッチ回路は、前記リセットをするためにリセットバルスを受けて前記端子ピンを所定のバイアスラインに接続し、

前記補正データ生成回路は、前記有機EL素子の輝度を γ 補正するために前記表示データを受けて前記表示データに応じて前記有機EL素子の発光期間を補正するための補正データを生成し、そして、

前記リセットバルス発生回路は、前記第1のタイミングコントロール信号と前記補正データとを受けてγ補正に応じた前記リセットバルスを発生する有機EL駆動回路。

【請求項2】

補正データ生成回路は、前記表示データを前記補正データに変換するデータ変換回路である請求項1記載の有機EL駆動回路。

【請求項3】

前記リセットバルス発生回路は、前記補正データに応じた数、クロックをカウントするカウンタを有し、このカウンタの出力に応じて前記第1のタイミングコントロール信号の前縁あるいは後縁を所定量遅延させた前記リセットバルスを発生させる請求項2記載の有機EL駆動回路。

【請求項4】

前記リセットバルス発生回路は、前記第1のタイミングコントロール信号を受けて所定時間順次遅延させた複数の第2のタイミングコントロール信号を発生する遅延回路を有し、前記複数の第2のタイミングコントロール信号と前記第1のタイミングコントロール信号と前記補正データとを受けて前記補正データに応じて前記複数の第2のタイミングコントロール信号の1つを選択して選択した前記第2のタイミングコントロール信号の前縁を前縁とし、後縁を前記第1のタイミングコントロール信号とした前記リセットバルスを発生する請求項2記載の有機EL駆動回路。

【請求項5】

さらに、前記端子ピンに対応するようにそれぞれ設けられた、前記駆動電流を発生する電流源を有し、前記D/A変換回路は、基準電流あるいはこの基準電流に基づいて発生させた電流に応じて前記表示データをD/A変換し、D/A変換して得られた電流に応じて前記電流源を駆動する請求項3または4記載の有機EL駆動回路。

【請求項6】

請求項1~5のいずれかの請求項記載の有機EL駆動回路を有する有機EL表示装置。

【請求項7】

前記有機EL駆動回路がICとして設けられている請求項6記載の有機EL表示装置。

【書類名】明細書

【発明の名称】有機EL駆動回路およびこれを用いる有機EL表示装置

【技術分野】

 $[0\ 0\ 0\ 1\]$

この発明は、有機EL駆動回路およびこれを用いる有機EL表示装置に関し、詳しくは、携帯電話機、PHS等の表示装置を有する電子機器において、端子ピン対応に設けられるγ補正回路の占有面積を抑えることが可能な有機EL駆動回路に関する。

【背景技術】

[00002]

携帯電話機,PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン、ローラインが162個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。 有機EL表示パネルの各有機EL素子(以下OEL素子)は、ブラウン管と同様に表示データの値に対して輝度が直線的な関係はになく、R,G,Bの材料による素子特性に応じた曲線になる。そこで、有機EL表示装置を使用する周囲の環境が変わると画質が変化し、有機EL表示パネルが高解像度になればなるほど、この画質の変化が目立ってくる。そのために γ 補正をすることが必要になる。

なお、この γ 補正としては、カラムラインの端子ピンへ駆動電流を出力する出力回路(出力段電流源)の負荷抵抗を直列抵抗回路として、抵抗選択により γ 補正をする発明を出願人は出願している(特許文献 1)。

【特許文献1】特開2003-288051号公報

【発明の開示】

【発明が解決しようとする課題】

[0003]

特開2003-288051号(特許文献1)の発明の実施例は、カラム側の端子ピンに対応するようにそれぞれD/Aと出力段電流源とを設けて、表示データをD/A変換し、D/A変換して得られた電流に応じて出力段電流源を駆動して端子ピンに有機EL素子の駆動電流を出力している。

通常、 γ 補正をする場合には、ドライバ等でソフトウエア処理により前記のD/Aに設定する表示データを γ 補正に対応する補正をすることが考えられるが、4 ビット~6 ビット程度のD/Aでは、 γ 補正ができない問題がある。そのため、特開 2 0 0 3 - 2 8 8 0 5 1 号では、出力段電流源に γ 補正回路をピン対応に設けている。

しかし、出力段電流源の負荷抵抗を直列抵抗回路とするγ補正回路では、負荷抵抗値を 選択するための抵抗とスイッチ回路が多くなる。この負荷抵抗によるγ補正回路は、消費 電力の低減という点からみるとそれに逆行するので、負荷抵抗によるγ補正はせずに電流 駆動回路の占有面積を抑える別のγ補正回路が要請される。

この発明の目的は、このような要請に応えるものであって、端子ピン対応に設けられる γ 補正回路の占有面積を抑えることが可能な有機EL駆動回路および有機EL表示装置を提供することにある。

【課題を解決するための手段】

 $[0\ 0\ 0\ 4\]$

このような目的を達成するためのこの発明の有機EL駆動回路およびこれを用いる有機EL表示装置の構成は、デジタル値の表示データをD/A変換してOEL素子を電流駆動するための駆動電流あるいはその基礎となる電流を生成し、水平1ラインの走査期間に相当する表示期間と水平1ラインの帰線期間に相当するリセット期間とを切り分けるための第1のタイミングコントロール信号に応じて表示期間に有機ELバネルの端子ピンを介してOEL素子に駆動電流を送出し、リセット期間にOEL素子の端子電圧のリセットをする有機EL駆動回路において、

リセットをするためにリセットパルスを受けて端子ピンを所定のバイアスラインに接続

するスイッチ回路と、OEL素子の輝度を γ 補正するために表示データを受けて表示データに応じてOEL素子の発光期間を補正するための補正データを生成する補正データ生成回路と、第1のタイミングコントロール信号と補正データとを受けて γ 補正に応じたリセットパルスを発生するリセットパルス発生回路とを備えるものである。

【発明の効果】

[0005]

ところで、OEL素子は、その端子を所定の定電圧にプリチャージする定電圧リセットが行われるので、有機EL駆動回路の各カラムピン対応に加えられるOEL素子に対する電流駆動波形は、図6(g)に示すように、所定の定電圧からスタートするピーク電流波形(実線)となる。なお、図6(g)の点線は、電圧波形である。

定電圧リセットは、水平走査の帰線期間に相当するリセット期間RTに行われ、このときの表示期間Dは、水平1ラインの水平走査期間に相当する。そこで、表示期間Dとリセット期間RTの切り分けが表示期間D+リセット期間RTに対応する周期(水平走査周波数相当)のタイミングコントロールバルスTP(図6(j)参照)により行われる。なお、図6は、各端子ピンに流す電流駆動波形とこれを発生するタイミング信号の説明図である。

これについて説明すると、図6(a)は、各制御信号のタイミングの基本となる同期クロックCLKであり、図6(b)は、ピクセルカウンタのカウントスタートバルスCSTPであり、ピクセルカウンタのカウント値が図6(c)に示されている。図6(d)は、表示開始バルスDSTPであり、図6(e)がR(赤)についてのリセットバルスRSRである。

このリセットバルスRSRは、表示期間とリセット期間の切り分けの基準タイミングを発生するタイミングコントロールバルスTPにより生成される。このことは、G(緑),B(青)のリセットバルスについての同様である。

[0006]

そこで、この発明は、各カラムピン対応にリセットバルスを発生して、次のリセット期間の開始タイミングをγ補正に対応して補正することで、現在の表示期間Dの長さを制御する。これによりOEL素子の発光期間を補正することでOEL素子の表示期間における全体的な発光輝度をγ補正する。

そこで、この発明の γ 補正回路は、リセット期間の制御回路として設けられるきる。その結果、タイミング制御により γ 補正が可能になるので、 γ 補正回路の占有面積を抑えることができる。

また、前記した補正データ生成回路をデータ変換ROMにすれば、γ補正値の選択も単にデータ変換ROMに記憶すればよく、しかも、データ変換ROMは、各カラムピンに個別に設ける必要はないので、その分、γ補正回路の占有面積を抑えることが可能になる。

【発明を実施するための最良の形態】

[0007]

図1は、この発明の有機EL駆動回路を適用した一実施例の有機ELバネルのカラムドライバを中心とするブロック図、図2は、出力段電流源に設けられた γ 補正リセットバルス発生回路の説明図、図3は、他の γ 補正リセットバルス発生回路の説明図、図4は、図3における γ 補正リセットバルス発生回路のリセットバルス発生タイミングの説明図、図5は、データ変換回路(ROM)に設定される γ 補正データについての説明図、そして、図6は、カラムピンを電流駆動する電流波形とこれを発生するタイミング信号の説明図である。

図1において、10は、有機ELバネルにおける有機EL駆動回路としてのカラムICドライバ(以下カラムドライバ)である。このカラムドライバ10は、基準電流発生回路1と、R(赤)に対応して設けられたR-基準電流生成回路2Rと、G(緑)に対応して設けられたG-基準電流生成回路2G、そして、B(青)に対応して設けられたB-基準電流生成回路2Bとを有している。

各基準電流生成回路2R,2G,2Bは、それぞれ基準電流発生回路1から基準電流Ⅰ

refを入力段として設けられたカレントミラー回路で受けてそれぞれの表示色に対応した基準電流 I_r , I_g , I_b を生成する。ここで生成された基準電流 I_r , I_g , I_b でカレントミラー回路(基準電流分配回路)3の入力側トランジスタをそれぞれに駆動し、このカレントミラー回路3により出力端子 $XR1\sim XRm$ 等の各出力端子対応に、生成した基準電流 I_r , I_g , I_b をそれぞれに分配する。

[0008]

各基準電流設定回路 2R 、 2G 、 2B には、それぞれ 4 ビット程度の D I A 変換回路 (D I A) I 2 a が設けられていて、ホワイトバランス調整のために I 、I 、I の 電流値が調整される。その調整は、それぞれレジスタ I との設定されるデータを I I の I の I で I の I の I で I の I

なお、G-基準電流生成回路 2 G、B-基準電流生成回路 2 Bにそれぞれ接続されるカレントミラー回路 3 は、R-基準電流生成回路 2 R が接続されているカレントミラー回路 3 と同様な構成であるので、特に図示してはいない。

以下では、R-基準電流生成回路2Rとカレントミラー回路3を中心とするRについて電流駆動系について説明する。G-基準電流生成回路2GとB-基準電流生成回路2Bとのそれぞれのカレントミラー回路3、そしてこれらの電流駆動系については割愛する。

[0009]

Rー基準電流生成回路 2 R は、基準電流発生回路 1 からの基準電流 I refで駆動されて R についての基準電流 I rを生成する。この基準電流 I r は、R についてのカレントミラー 回路 3 の入力側のトランジスタ T r a に供給される。これにより出力側トランジスタ T r b から T r n の それ ぞれ が 基準電流 I r を 発生して、R の 各出力端子 X R l ~ X R n 対応に 基準電流 I r が 分配される。

カレントミラー回路3は、入力側のPチャネルMOSFETトランジスタTraと、これとカレントミラー接続される出力側のPチャネルMOSFETトランジスタTrb~Trnとを有していて、トランジスタTrb~Trnのソースは、電源ライン+VDD(=+3V)に接続されている。

トランジスタTrb~Trnのドレインは、D/A4R,4R…に接続され、それぞれのドレインからの出力電流Irは、D/A4Rの基準駆動電流とされる。

各D/A4Rは、カレントミラー回路で構成され、その入力側トランジスタに出力電流 Irを受ける。そして、MPUllからレジスタ6、ライン8bを介して表示データDA Tをカレントミラーの出力側トランジスタに受けて基準駆動電流 Irを表示データ値分電流増幅してそのときどきのOEL素子の表示輝度に応じた駆動電流を出力側に生成し、この駆動電流に応じてそれぞれに出力段電流源5Rを駆動する。

$I \cap \cap 1 \cap I$

各出力段電流源 5R は、出力段カレントミラー回路 50 と γ 補正リセットバルス発生回路 51、そしてスイッチ回路 52 とからなる。

カレントミラー回路 5 0 は、P チャネルの入力側トランジスタQP1とP チャネルの出力側トランジスタQP2とにより構成され、トランジスタQP1,QP2のソース側は、共通に電源ライン+Vcc(電圧+Vcc)電圧+VDD)に接続されている。トランジスタQP1のドレインは、ゲートにダイオード接続され、さらにD/A4 R0 出力端子に接続されてD/A4 R1により駆動される。トランジスタQP2のドレインは、各出力端子XR1XR1のうち自己に対応する1つに接続されている。

これにより、各出力段電流源5Rは、Rについてのカラム側の出力端子XRI~XRnを 介して駆動電流iを有機ELバネルの各OEL素子9の陽極に出力する。

スイッチ回路52は、Rについての出力端子XR1~XRnに対応に設けられたリセットスイッチであって、PチャネルMOSトランジスタQP3で構成されている。トランジスタQP3のソースは、各出力端子XR1~XRnのうち自己に対応する1つに接続されている。トランジスタのQP3のドレインは、ツェナーダイオードDZRを介してグランドGNDに接続されている。トランジスタQP3のゲートは、γ補正リセットバルス発生回路50からゲート駆動信号を受け、それによりトランジスタQP3はONとなって、自己が接続されてい

る出力端子を定電圧 V 2 Rに設定して、出力端子に接続されている O E L 素子 9 の端子電圧をリセットする。

$[0\ 0\ 1\ 1]$

 γ 補正リセットバルス発生回路 5 1 は、データ変換回路(ROM) 7 から補正データTDiを受け、コントロール回路 1 2 からライン 8 a を介してタイミングコントロールバルスTPを受ける。さらに、コントロール回路 1 2 からクロック CLKと表示開始バルスDSTPとを受ける。そして、スイッチ回路 5 2 (トランジスタQP3)に補正データTDiの値に応じた所定のタイミングでゲート駆動信号を発生して、これをONにする。これにより表示データDATの値に応じたリセット期間 RTが各出力端子対応に設定される。その結果、リセット期間 RTに応じて発光期間 Dの長さが γ 補正値に対応して補正される。このことでOEL素子 9 の発光輝度が γ 補正される。

リセット期間RTにスイッチ回路52がONになると、ツェナーダイオードDZRの持つ定電圧VZRにOEL素子9の陽極側が設定されるので、OEL素子9の発光は停止し、そのて陽極側が所定の電圧にプリチャージされる。このとき、発光しているOEL素子9の陰極側は、垂直方向(ローライン)の走査によりグランドGNDに接続されている。

なお、図1に示すように、各出力端子XR1~XRnは、有機ELバネルの各カラムピンに対応していて、これらが接続された状態では1つになっている。そこで、ここでは、出力端子とカラムピンとは特に区別していない。

$[0\ 0\ 1\ 2]$

データ変換回路(ROM) 7 は、ROMとマルチプレクサとで構成され、表示データをデータ変換することによりOEL素子 9 の発光期間を γ 補正する補正データTDiを生成する。データ変換回路 7 は、ライン 8 cを介して各出力端子に対応する表示データDATを順次受けて、コントロール回路 1 2 からの制御信号Sに従ってマルチプレクサにより γ 補正リセットバルス発生回路 5 1 を順次選択して変換した補正データTDiを各出力端子対応に各 γ 補正リセットバルス発生回路 5 1 に分配していく。

制御信号Sは、ピクセルカウンタのカウントタイミングで発生するものであって、ピクセルカウンタは、コントロール回路12に内蔵され、図6(b)に示すカウントスタートバルスCSTPを受けてカウントを開始する。

データ変換回路7のデータ変換は、あるタイミングで入力された表示データ値Diがデータ変換回路7のアドレス値とされて、表示データ値Diに応じてアドレスがアクセスされて、そのアドレスDiに記憶されている補正データTDiが出力されることによる。

出力された補正データTDiは、リセット期間RTの開始タイミングを決定すると同時に表示期間Dの終了タイミングを決定する。

$[0\ 0\ 1\ 3\]$

図5は、γ補正のためにデータ変換されるデータ値についての説明図である。

横軸は、表示データ値であり、縦軸は、出力端子から発生する平均駆動電流値 [μA]である。

点線Aは、表示期間D(=発光期間)を所定の一定値DTにした場合の出力段電流源の平均出力電流値であり、 $\gamma = 1$.0のものである。この場合、縦軸の平均出力電流値とOEL素子9の発光期間Dにおけるトータル輝度は対応しているものとする。

これに対して実線で示す線Bは、 $\gamma=2$.0に対応する平均出力電流値である。そこで、点線Aと実線Bの駆動電流値の差 Δ Iに対応した平均出力電流のOFF期間を表示期間DTに設ければ、 $\gamma=2$.0に補正することができる。

$[0\ 0\ 1\ 4\]$

すなわち、 γ 補正をしないときの表示期間 Dの期間を D T とし、 γ 補正期間を T γ とし、 γ 補正された表示期間 T (=発光期間)とする。そして、次の式において、 a は、グラフ A におけるある表示データ値 D i に対応する電流値、 b は、グラフ B における前記表示データ値 D i のときの電流値、 t dはクロック C L K の周期、 D γ i は、 T γ をクロックカウント数で表した期間、 T D r は、タイミングコントロールバルス T P (図 6 (j) 参照)の立上がりから γ 補正をしないときの表示期間 D T が終了するまでのクロックのカウント

値であり、例えば、図6(e)のリセット開始期間に相当する。

 $T = D T \times b / a$... (

 $T_{\gamma} = D T - D T \times b / a = D T (1 - b / a) - (2)$

 $D_{\gamma} i = T_{\gamma} / t d \quad (i = 0 \sim 6.3)$... (3)

 $D \gamma = 1 \gamma / t t \qquad (1 - 0 \sim 0.5) \qquad (5)$

 $T D i = T D r - D \gamma i \qquad \cdots (4)$

となる。

なお、式(4)は、 γ 補正をしないときの表示期間DTから出力段電流源5Rの出力電流をOFFする期間を表示期間DTのリセット開始期間、例えば、図6(e)のリセット開始期間を基準としてカウント値として算出する式である。

これにより、ROMの表示データDiのアドレスに補正データTDiが記憶されることで、各表示データDiに対応する補正データTDiを得て、 $\gamma=2.0$ のときの γ 補正が行われる。ただし、 $i=0\sim6$ 3は表示データが6ビットの場合である。

データ変換回路 7 の R O M には、多数の γ 補正に応じてデータを各領域に記憶しておき、 γ 補正値を各領域の先頭アドレスで選択できるようにする。これにより先頭アドレスの選択で種 ϕ の γ 補正を行うことができる。しかも、このデータ変換回路 7 の R O M は、各出力端子 X R1 \sim X Rn に対して 1 個設けられればよい。

$[0\ 0\ 1\ 5]$

 γ 補正リセットバルス発生回路 5 1 は、図 2 に示すように、プリセットカウンタ 5 3 とフリップフロップ 5 4 、そしてインバータ 5 5 5 とで構成される。プリセットカウンタ 5 3 は、制御信号 5 のタイミングに従ってデータ変換回路 7 から補正データ 7 1 1 がロードされる。

そして、コントロール回路 1 2 から送出されるクロック C L K を受けてタイミングコントロールパルス T P (図 6 (j) 参照)の立上がりタイミングで補正データ T D iをクロック C L K に応じてカウント ダウンすることを開始してそれが"0"になったときに出力を発生する。

その出力の立上がり出力がトリガ信号としてフリップフロップ54に入力される。フリップフロップ54のデータ入力端子Dは、プルアップされている。そこで、プリセットカウンタ53の立上がり出力を受けると、データ"1"がフリップフロップ54にセットされ、そのQ出力がリセットバルスRSRとしてトランジスタQP3のゲートにインバータ55を介して送出される。なお、この場合、インバータ55を介すことなく、フリップフロップ54のQバー出力を利用してもよい。

フリップフロップ54は、リセット端子Rにコントロール回路12のタイミング信号発生回路12aが発生する表示開始バルスDSTPを受けてリセットされ、リセットバルスRSRが停止する。

$[0\ 0\ 1\ 6]$

これらのリセットパルスは、前記した式(3)、(4)に示されるように、表示データDATの値に対応して γ 補正されたタイミングで立上がり、表示開始パルスDSTPを受けて立下がる。そして、あらかじめ決定されている表示期間D+リセット期間RTに対応する周期(水平走査周波数)で発生する。

$[0\ 0\ 1\ 7]$

図3は、他のγ補正リセットパルス発生回路の説明図であり、図4は、そのリセットパルス発生タイミングの説明図である。

 γ 補正リセットバルス発生回路 5 1 a は、シフトレジスタ 5 6 と、セレクタ 5 7 、 2 入力アンドゲート 5 8 、 3 ビットのレジスタ 5 9 、そしてインバータ 6 0 , 6 1 とからなる

。シフトレジスタ56は、タイミング信号発生回路12aからタイミングコントロールバルスTPと、インバータ60を介してクロックCLKとを受けて、クロックCLKの立下がりタイミングで、各段に図4(a)に示すような出力波形を発生する。

なお、図示して説明する都合上、図4(a)は、nを4として4段のシフトレジスタ56とし、その各段のフリップフロップをQ1~Q4とした場合の説明である。実際には、 γ 補正する最大期間分として、n=32程度は必要になる。Q1~Q4の各段の出力信号は、シフトレジスタ56の各段に入力されるクロックCLKの立下がりに応じて発生し、Q2~Q4は、初段Q1の立上がりから1乃至数クロックCLK分遅延した出力となっている。なお、初段Q1の立上がりタイミングは、タイミングコントロールバルスTPの立上がりからこれに同期するクロックCLKが立下がるまでの期間分遅延している。

セレクタ57は、シフトレジスタ56の初段の出力信号から最終段の出力信号のそれぞれと初段への入力信号(タイミング信号発生回路12aからタイミングコントロールバルスTP)とを受けて、入力信号の1つを選択する。このセレクタ57の入力信号の選択は、レジスタ59に設定されたTDiに応じて行われる。ここで、選択された入力信号は、2入力のアンドゲート58の一方に入力される。アンドゲータ58の他方の入力にはシフトレジスタ56の入力信号(タイミングコントロールバルスTP)が入力されている。

[0018]

その結果、アンドゲータ58の出力は、レジスタ56に設定されたデータ値に応じて初段からmクロックCLK(mは1以上の整数)遅延したリセットバルスRSRが発生する。このリセットバルスRSRは、タイミングコントロールバルスTPの立上がり(前縁)あるいは選択されたQ1~Q4の出力のいずれかの立上がり(前縁)を立上がり(前縁)とし、立下がり(後縁)をタイミングコントロールバルスTPの立下がり(後縁)とした、図3(e),(h),(i)に示すようなリセットバルスRSRになる。このリセットバルスRSRは、インバータ61を介してトランジスタQP3のゲートに加えられる。なお、アンドゲータ58とインバータ61とに換えてナンドゲートを用いてもよい。

説明を簡単にするために、シフトレジスタ56を4段構成とし、TDiを3ビットとすると、レジスタ56にセットされる3ビットの補正データTDiは、 $0 \sim 4$ までの値とされ、その数値が出力段数に対応している。したがって、リセットバルス発生回路3Rのレジスタ56に設定された3ビットの補正データTDiを"011"で「3」とすると、図3(b)に示すように、Q3の出力が選択されて、アンドゲート54の出力は、図3(b)に示すように、初段Q1の出力から2クロック分遅延する。

その結果として、図3(e)に示すようなリセットバルスRSがリセットバルス発生回路3Rから発生する。このときには、TDi=TDr="011"であり、これが補正がされない表示期間DTとなる。

図3(h)のリセットバルスRSの場合は、リセットバルス発生回路3Gのレジスタ56に設定された3ビットの補正データTDiは、TDi="010"である。図3(i)のリセットバルスRSの場合は、リセットバルス発生回路3Bのレジスタ56に設定された3ビットの補正データTDiは、TDi="001"である。

アンドゲータ58の出力は、インバータ61を介してスイッチ回路52を構成するトランジスタQP3のゲートに送出されて、アンドゲータ58の出力が"H"の期間の間、インバータ58を介して"L"がトランジスタQP3のゲートに出力されて、このトランジスタがONとなる。

$[0\ 0\ 1\ 9\]$

ところで、以上の説明では、RについてのリセットバルスR S R e γ 補正に応じて発生させる説明しているが、G , B についてのリセットバルスについて同様にして γ 補正に応じて発生させるものである。

また、実施例では、リセットパルスRSRの開始タイミングをタイミングコントロールパルスTPの立上がり(前縁)を基準としてクロックCLKをカウントして設定しているが、タイミングコントロールパルスTPの周期が一定しているので、これの立下がり(後縁)を基準としてクロックCLKをカウントして設定してもよいことはもちろんである。

【図面の簡単な説明】

[0020]


- 【図1】図1は、この発明の有機EL駆動回路を適用した一実施例の有機ELバネルのカラムドライバを中心とするブロック図である。
- 【図2】図2は、出力段電流源に設けられた γ 補正リセットパルス発生回路の説明図である。
- 【図3】図3は、他のァ補正リセットバルス発生回路の説明図である。
- 【図4】図4は、図3におけるγ補正リセットバルス発生回路のリセットバルス発生タイミングの説明図である。
- 【図 5 】 図 5 は、データ変換回路(R O M)に設定される γ 補正データについての説明図である。
- 【図 6 】 図 6 は、カラムピンを電流駆動する電流波形とこれを発生するタイミング信号の説明図である。


【符号の説明】

[0021]


- 1G,1R,1B…R,G,Bの各基準電流発生回路、
- 2 G, 2 R, 2 B … R, G, Bの各基準電流分配回路、
- 3,3G,3R,3B……D/A変換回路(D/A)、
- 4,4G,4R,4B…ピーク電流生成回路、
- 5,5R,5G,5B…出力段電流源、
- 6 … プログラマブルパルス幅パルス発生回路、
- 6 … レジスタ、
- 7 … データ変換回路(ROM)、
- 9,9G1,9R1,9B1,9G2,9R2…ピン、
- 10 ··· カラム I C ドライバ、
- 12 ·· MPU、12 ··· コントロール回路、
- 50…出力段カレントミラー回路、
- 51,51a … γ 補正リセットパルス発生回路、
- 52…スイッチ回路、53…プリセットカウンタ、
- 54…フリップフロップ、
- 55、60,61…インバータ、
- 56…シフトレジスタ、57…セレクタ、
- 58…2入力アンドゲート、
- 59…3ビットのレジスタ、
- $Tra \sim Trn, QPl \sim QP3 \cdots h = 0$










【図3】









【書類名】要約書

【要約】

【課題】

端子ピン対応に設けられるγ補正回路の占有面積を抑えることが可能な有機EL駆動回路および有機EL表示装置を提供することにある。

【解決手段】

この発明は、リセットをするためにリセットバルスを受けて端子ピンを所定のバイアスラインに接続するスイッチ回路と、OEL素子の輝度をγ補正するために表示データを受けて表示データに応じてOEL素子の発光期間を補正するための補正データを生成する補正データ生成回路と、タイミングコントロール信号と補正データとを受けてγ補正に応じたリセットバルスを発生するリセットバルス発生回路とを備えるものである。

【選択図】 図1

出願人履歴

0000116002419900822

京都府京都市右京区西院溝崎町21番地ローム株式会社